Intel, Marvell і Synopsys готуються до DDR6 – швидкість контролерів досягне 224 Гбіт/с на базовому рівні
Приблизно хвилину

Intel, Marvell і Synopsys готуються до DDR6 – швидкість контролерів досягне 224 Гбіт/с на базовому рівні

author avatar ProIT NEWS

З 18 до 22 лютого в Сан-Франциско пройде наступна конференція IEEE Solid State Circuit, під час якої провідні розробники мікросхем розкажуть про перспективні проєкти.

Зокрема, Intel, Marvell і Synopsys повідомлять про власні розробки в галузі сигнальних інтерфейсів для оперативної пам’яті майбутнього. Кожен із них представляє схеми для 3-нм техпроцесу зі швидкістю до 224 Гбіт/, йдеться у повідомленні Tech News Space.

Очікується, що специфікації стандарту пам’яті DDR6 будуть прийняті у 2024 році. Швидкість передачі даних на кожному контакті шини даних становить від 12,8 Гбіт/с до 17 Гбіт/с. Звичайно, для цього потрібні оновлені протоколи та нові схемні рішення.

Intel, Marvell і Synopsys готуються до представлення DDR6 і майбутніх версій оперативної пам’яті, про які вони планують розповісти більш детально вже незабаром.

У звіті Intel йдеться про організацію фізичного рівня (PHY) інтерфейсу сигналу пам’яті, який по суті є аналоговим. На цьому етапі важливо знизити рівень шуму і забезпечити найкращу синхронізацію сигналів, яка своєю чергою залежить від характеристик транзисторів і безпосередньо від процесу виготовлення контролера.

Повідомляється, що Intel адаптувала схему ЦАП для 3-нм транзисторів FinFET. Споживання становить 3 пДж/біт. Це дуже добре, оскільки збільшення споживання має залишатися обмеженим навіть зі збільшенням пропускної здатності.

Synopsys представляє ліцензовані (IP) схеми для трансивера з подібними властивостями. Рішення Synopsys також пропонує максимальну швидкість інтерфейсу до 224 Гбіт/с зі споживанням до 3 пДж/біт.

Схеми Synopsys також розроблені для 3-нм технології FinFET. До речі, це ігнорує компанія Samsung, яка переходить на транзистори із круглим затвором (GAAFET) у межах виробництва 3 нм.

Marvell, відомий розробник контролерів і сигнальних процесорів, включно з рішенням для SSD, представляє своє рішення для високопродуктивної оперативної пам’яті майбутнього.

Цифровий контролер Marvell у формі блоку обробки й передачі сигналу забезпечить швидкість роботи до 212 Гбіт/с за 5-нм технологічним процесом FinFET. Значний запас у робочій швидкості залишає можливість для подальшого збільшення швидкості оперативної пам’яті понад очікування для стандарту DDR6, що важливо для програм ШІ та машинного навчання.

Читайте також на ProIT: у 2024 році Intel планує масове виробництво Arrow Lake 15-го покоління з 2nm (20A) чипом.

Підписуйтеся на ProIT у Telegram, щоб не пропустити жодну публікацію!

Приєднатися до company logo
Продовжуючи, ти погоджуєшся з умовами Публічної оферти та Політикою конфіденційності.