TSMC планує запуск масового виробництва оптимізованого для продуктивності вузла N3P у другій половині 2024 року, повідомляє TechSpot. Вузли наступного покоління обіцяють прискорити використання переваг поточної 3-нм технології TSMC.
Конкуренція за виробництво найсучасніших чипів у світі є жорстокою, і дорожня карта TSMC обіцяє, що боротьба за першість буде напруженою. По-перше, виходить його оптимізований для продуктивності вузол N3P, масове виробництво буде запущено у другій половині 2024 року. Якийсь час це буде найдосконаліший вузол компанії.
Однак наступного року TSMC представить два виробничі вузли, які почнуть масово виробляти у другій половині 2025 року, обіцяючи прискорити використання переваг N3P. Ці вузли N3X (техпроцес класу 3 нм) і N2 (процес класу 2 нм).
N3X розроблено для високопродуктивних обчислювальних програм із максимальною напругою 1,2 В. Згідно з дослідженням AnandTech, мікросхеми N3X можуть або зменшити споживання електроенергії на 7%, знизивши Vdd із 1,0 В до 0,9 В, та підвищити продуктивність на 5% або ж збільшити щільність транзисторів приблизно на 10%.
N2 використовує перші для компанії нанопластові транзистори Gate All-Around (GAA) і має винятково низьку продуктивність Vdd, яка розроблена для мобільних і носимих застосунків. Окрім того, ультратонкі нанолисти N2 забезпечують новий рівень енергоефективності обчислень для HPC.
Технологія N2 постачатиметься разом із TSMC NanoFlex – спільною оптимізацією дизайну і технології, яка надає розробникам гнучкість стандартних комірок N2. Короткі комірки підкреслюють малу площу та більшу енергоефективність, а високі – максимізують продуктивність. Клієнти можуть оптимізувати поєднання коротких і високих комірок в одному дизайнерському блоці.
У 2026 році TSMC представить ще два вузли: N2P (клас 2 нм) і A16 (клас 1,6 нм).
Раніше ProIT повідомляв, що TSMC стягуватиме зі своїх клієнтів більшу плату за чипи американського виробництва.
Підписуйтеся на ProIT у Telegram, щоб не пропустити жодної публікації!
